“那就先開始設計構架吧！”
由於有哈利迪的虛擬遊戲電腦主機裡面的新型晶片參考，所以肖俊設計一款新的晶片還是很有信心的。畢竟有一個先進的參照物在。他不用設計一個堪比虛擬遊戲電腦主機的晶片那麼牛逼，只需要達到三分之一估計都可以超越目前地球的晶片水平了。
縱觀這麼多年來，晶片構架的製造這方面幾乎沒有什麼大的改變。按照大流程的話，從199X年矽片的製作流程就沒怎麼變過，唯一對晶片設計造成比較大的影響的是隨著MOS管變小增加的Design Rule。
肖俊花了一天的時間，總結了一下自己腦子裡面的東西，然後整理出一套自己即將要設計的方向。
在設計之前，他還找了哈利迪探討了一下，對方設計方向表示沒有問題。
如此一來，肖俊就立馬展開了設計之路！
“構架設計，第一步那就是先要設計一個構架整體的數位電路圖……”肖俊坐在電腦前，開啟Verilog，雙手放在鍵盤上快速的敲打起來。
數位電路一般用Verilog寫，主要是因為方便，比如說CPU級別的晶片，動輒上億的MOS管，就算一秒畫一個，不計連線時間，你得畫38個月。
從這裡就可以看出，你想要研究一款晶片，不知道需要消耗多少的人力物力財力！
就單單那構架的一個數位電路圖吧，上面就說到就算你一秒畫一個MOS管，都要畫38個月！簡直恐怖如斯。
如果要肖俊一個人設計出一個晶片，要他一個人完成的話，估計給他5年時間也不一定能把全部的設計圖給畫出來！
“還好我有銀河管家！”肖俊把大概的結構描述在電腦上之後，就停下手來。
他不打算自己去畫圖，完全交給銀河管家就可以了！
“銀河管家，幫我畫這個構架設計圖，目前我的設計思路是……”肖俊開始詳細的描述起來。銀河管家根據肖俊的思路開始畫圖。
其實就是肖俊用口述，自己不動手，銀河管家動手！
一個小時之後。
“這一張數位電路圖就是這樣子設計！到時候你遇到什麼不懂的地方再問我。”
“除了數位電路圖之外，你還要畫另外的電路圖，那就是數位電路模擬……”寫完了Verilog，，當然就要跑數字模擬了.，一般會用到Synopsys 的VCS或者Mentor Graphics的MMSIM之類的。
這個模擬非常快，因為每一個MOS管都被看成是開關，然後加上一些非常粗糙的模擬出來的延遲時間.目的是看你寫出來的玩意能不能正常工作。
巴拉巴拉，肖俊大約說了半個小時，然後對著銀河管家說道：“等你把這個數字模擬弄出來之後，你對這個資料進行分析，對引數進行計算，然後再模擬一遍看看有沒有出問題！”
“是，主人！”
“弄完以上兩個接下來那就是——類比電路電路圖！到時候你使用Cadence設計……”這個設計圖就比較的重要了，肖俊一口氣說了2個小時，喝了兩大杯水。